[Load] Analyseur logique

Gerard F6EEQ f6eeq at UFT.NET
Sam 12 Sep 11:40:17 CEST 2015


OK Waldeck pour ces infos.

J'ai une carte FPGA "PAPILIO" de Gadget Factory avec un XILINX Spartan 
3E, et je n'avais pas joué avec depuis pas mal de temps.
Remotivé par le LOAD j'ai jeté un œil sur le site de GF et je me suis 
aperçu qu'il y avait maintenant un clone du soft ARDUINO adapté aux FPGA 
et que l'on pouvait faire un analyseur logique avec mon PAPILIO.

Je vais essayer de tester ça vite fait (je vais juste regarder un signal 
d'horloge sur un ARDUINO!) et je l'apporterai Mardi.

Bon WE.

73 de Gerard, F6EEQ
UFT 270, REF 27177, RCWC 257

Le 11/09/2015 21:28, Waldeck Gourru a écrit :
> Hello.
>
> J'ai effectivement un Bus pirate un LOGIC SNIFFER et aussi une copie 
> chinoise a base de cypress.
>
> On pourra en parler mardi.
>
> @+ Waldeck
>
> Le 10 septembre 2015 17:35, Jean Sébastien 
> <sebastien.jean at iut-valence.fr <mailto:sebastien.jean at iut-valence.fr>> 
> a écrit :
>
>
>>     On 10 Sep,2015, at 17:30 , crazytiti at free.fr
>>     <mailto:crazytiti at free.fr> wrote:
>>
>>     Salut,
>>     pour du rs232 et autres bus "bas débit" cela devrait bien aller.
>>
>>     Tu t'est bien renseigné nous avons effectivement 1 ou 2 kit
>>     analyseur et d'ailleurs nous n'avons pas encore eu le temps de
>>     monter ces kits !
>>     je croit qu’avant de le voir en fonctionnement tu va devoir le
>>     souder ;)
>     Il y en a un dejà monté en boitier, prêt à l’emploi, et 2 autres
>     équivalents, qui n’ont effectivement pas encore trouvé de soudeurs ;-)
>     Waldeck a aussi un bus pirate, et j’avais également dans un coin
>     un truc qui y ressemble et que je n’ai jamais testé (!)
>
>     S.
>
>>
>>     Thibault.
>>
>>
>>     ----- Mail original -----
>>     De: "Gerard F6EEQ" <f6eeq at UFT.NET <mailto:f6eeq at UFT.NET>>
>>     À: load at lists.l0ad.org <mailto:load at lists.l0ad.org>
>>     Envoyé: Jeudi 10 Septembre 2015 17:11:10
>>     Objet: [Load] Analyseur logique
>>
>>
>>     Je voudrais m'acheter un analyseur logique.
>>
>>     Je lorgne sur le LOGIC SNIFFER de Dangerous prototypes, mais j'ai
>>     vu que IKALOGIC qui est sponsor du LOAD en fait un pas cher et
>>     qu'il en a donné.
>>     Pourrais-je avoir une démo la semaine prochaine?
>>
>>     La différence avec le SNIFFER est que celui-ci échantillonne à
>>     100MHz avec 16 entrées ou 200MHz avec 8 entrées, alors que le
>>     SCANLOGIC n'échantillonne qu'à 20MHz avec 4 entrées et a une
>>     mémoire plus petite.
>>     Est-ce vraiment un handicap pour le bricoleur du dimanche?
>>     Mon besoin est plutôt pédagogique, voir la gueule de quelque
>>     signaux, et pour débugger des I2C, RS232... ou autre protocoles
>>     ARDUINO ou PIC.
>>
>>     Pour en reparler mardi soir.
>>
>>     @+
>>     -- 
>>     73 de Gerard, F6EEQ
>>     UFT 270, REF 27177, RCWC 257
>>     _______________________________________________
>>     Load mailing list
>>     Load at lists.l0ad.org <mailto:Load at lists.l0ad.org>
>>     http://lists.l0ad.org/cgi-bin/mailman/listinfo/load
>>     _______________________________________________
>>     Load mailing list
>>     Load at lists.l0ad.org <mailto:Load at lists.l0ad.org>
>>     http://lists.l0ad.org/cgi-bin/mailman/listinfo/load
>
>     IUT de Valence - 51, Rue B. de Laffemas, BP 29 - 26021 Valence Cedex 9
>     Tél : 04 75 41 88 00 <tel:04%2075%2041%2088%2000> - Fax : 04 75 41
>     88 44 <tel:04%2075%2041%2088%2044> - Web
>     <http://www.iut-valence.fr <http://www.iut-valence.fr/>>
>
>
>
>     _______________________________________________
>     Load mailing list
>     Load at lists.l0ad.org <mailto:Load at lists.l0ad.org>
>     http://lists.l0ad.org/cgi-bin/mailman/listinfo/load
>
>

-------------- section suivante --------------
Une pièce jointe HTML a été nettoyée...
URL: <http://lists.l0ad.org/pipermail/load/attachments/20150912/60d3f712/attachment.html>


More information about the Load mailing list